First Hit

Previous Doc

Next Doc Go to Doc#

Generate Collection

Print

L4: Entry 14 of 15

File: JPAB

Mar 19, 1991

PUB-NO: JP403063726A

DOCUMENT-IDENTIFIER: JP 03063726 A

TITLE: HIERLARCHY TYPE BRANCH HISTORY TABLE

PUBN-DATE: March 19, 1991

INVENTOR-INFORMATION:

NAME COUNTRY

MORISADA, TAKESHI ISHII, HIDESHI

ASSIGNEE-INFORMATION:

NAME COUNTRY

NEC CORP

KOUFU NIPPON DENKI KK

APPL-NO: JP01197988

APPL-DATE: August 1, 1989

INT-CL (IPC): G06F 9/38

ABSTRACT:

PURPOSE: To suppress the deterioration of a branch performance caused by a delay of an instruction prefetch by providing a branch history table of a small capacity which can be operated at a high speed and a branch history table which is operated at a low speed but has a large capacity on the hierarchical structure.

CONSTITUTION: The subject table is provided with first branch history table means 2, 3 which hold address information of a branch instruction and branch information containing a branch destination address corresponding to its branch instruction in accordance with execution history of the past branch instruction, and can execute an access at a high speed, and second branch history table means 6, 7 having a larger capacity than that of first branch history table means 2, 3. In the case it is detected by a first detecting means that address information of a prefetch instruction word is registered in first branch history table means 2, 3, the corresponding branch destination address is read out of first branch history table means 2, 3, and in the case it is detected by a second detecting means, the address is read out of second branch history table means 6, 7 corresponding thereto. In such a way, in the case of executing repeatedly the same branch instruction, the table can be operated at a high speed especially by utilizing the former.

COPYRIGHT: (C) 1991, JPO&Japio

Previous Doc Next Doc Go to Doc#

19 日本国特許庁(JP)

の特許出願公開

◎ 公 開 特 許 公 報 (A) 平3-63726

®Int.Cl.5

識別配号

庁内整理番号

49公開 平成3年(1991)3月19日

G 06 F 9/38

330 B

7361-5B

審査請求 未請求 請求項の数 1 (全4頁)

階層型分岐ヒストリテーブル 、母発明の名称

> 願 平1-197988 20特

29出 願 平1(1989)8月1日

@発 明 者 森 定

東京都港区芝5丁目33番1号 日本電気株式会社内 岡

石井 @発 明 者 英志 山梨県甲府市丸の内1丁目17番14号 甲府日本電気株式会

社内

加出 顧 人 日本電気株式会社 東京都港区芝5丁目7番1号

甲府日本電気株式会社 か 類 人

山梨県甲府市大津町1088-3

00代 理 人 弁理士 芦田 坦 外2名

1. 発明の名称

附層型分岐ヒストリテーブル

2. 特許請求の範囲

1. 命令語の先取りを行うデータ処理装置にお いて、

過去の分岐命令の実行履歴に従って分岐命令の アドレス情報と設分岐命令に対応する分岐先アド レスを含む分岐情報を保持する、高速にアクセス が可能な第1分岐ヒストリテーブル手段と、

過去の分岐命令の実行履歴に従って分岐命令の アドレス情報と該分岐命令に対応する分岐先アド レスを含む分岐情報を記憶する。第1分岐ヒスト リテーブル手段に比べて大容量な第2分岐ヒスト .リテーブル手段と、

命令語の先取りにおいて先取る命令語のアドレ ス情報が前記第1分岐ヒストリテーブル手段に登 録されているかどうかを検出する第1検出手段と、

ス情報が前記第2分岐ヒストリテーブル手段に登 **録されているかどうかを検出する第2検出手段と、** 第1検出手段により、第1分岐ヒストリテーブ ル手段に先取る命令語のアドレス情報が登録され ていることが検出された場合はそれに対応する分 岐先アドレスを第1分岐ヒストリテーブル手段よ り読出し、第2検出手段により登録されているこ とが検出されていた場合はそれに対応する分岐先 アドレスを第2分岐ヒストリテーブル手段より読

出すことを特徴とする階層型分岐ビストリテープ

命令語の先取りにおいて先取る命令語のアドレ

3. 発明の詳細な説明

[産業上の利用分野]

本特許は、分岐命令の高速処理に関し、特に分 岐ヒストリテーブルを用いた分岐命令の高速処理 に関する。

〔従来の技術〕

w.

分岐命令の高速化は、ノイマン型コンピュータ

における重要な問題であり、その解決として、過去の分岐命令のアドレスと分岐先アドレスを対にして記憶する分岐ヒストリテーブル(特公昭50-22384号)や、過去の分岐命令のアドレスとその分岐したかどうかの結果を記憶する分岐デコードテーブル(米国特許4、477、872号)がある。

[発明が解決しようとする課題]

上述した従来の分岐高速化技術のうち、分岐ヒストリテーブルは、分岐命令頻度が25%程度というふうに異常に多いため、どうしても多数の分岐命令について記憶しなければならず、そのためどうしても容益が大きいメモリで構成することが多い。

しかしながら、今日の論理回路の著しい高速化に対して、メモリはそれほど高速されていない。 そのため高速コンピュータの設計では、マシンサイクルを小さく設定する必要があるため、メモリアクセスタイムの遅さがネックとなってしまう。 このため分岐ヒストリテーブルの索引が遅れて分

[実施例]

次に、本発明について図面を参照して説明する。 第1図は本発明の一実施例である。第1図において、命令アドレスレジスタョ1は、命令語の先取りアドレスを受けるレジスタであり、アナログレジスタ変換器(図示せず)より線101を介して出力される命令語アドレスを受け、信号線10 岐命令の性能がでないという問題が発生する。特にループ用の分岐命令のように、必ず複数回その分岐命令を実行する場合には、そのループの性能を上げるために極力早目に分岐ヒストリテーブルを衆引する必要がある。

したがって、本発明は同じ分岐命令を疑返し実 行する場合に特に高速化の可能な分岐ヒストリテ ーブルを提供しようとするものである。

[課題を解決するための手段]

2 を介してアドレス比較回路.a 4 及び命令アドレスレジスタ b 5 に送出する。

分岐命令アドレスレジスタ2は、最近の分岐命令に対するその命令アドレスを保持するレジスタであり、そのアドレスを線103を介しアドレス比較回路 a 4 に送出する。このレジスタは本発明において特に設けたもので、1~16 ピット程度の容量である。

分岐先アドレスレジスタ3は、分岐命令アドレスレジスタ2に対応してその分岐先アドレスを保持するレジスタであり、そのアドレスを線104を介し分岐先アドレス選択回路11に送出する。これも上記と同じように本発明において特に设けたものであり、容量も上と同じである。

アドレス比較回路 a 4 は、命令先取りアドレスと分岐ヒストリテーブル中の分岐命令のアドレスを比較する比較回路であり、命令アドレスレジスタ a 1 より信号線 1 0 2 を介して入力される命令取出しアドレスと、分岐命令アドレスレジスタ 2 より信号線 1 0 3 を介して入力される分岐命令の

アドレスを比較し、一致したかどうかを信号線 1 05を介し優先度制御回路 10に送出する。これ も本発明において特に设けたものである。

命令アドレスレジスタb5は、メモリで構成さ れた分岐ヒストリテーブルを煮引するための命令 取出しアドレスを保持するレジスタであり、 信号 娘102を介して命令アドレスレジスタa1より 送出される命令先取りアドレスを受け、その一部 を信号線106を介しアドレスとして、分岐命令 アドレスアレイ6及び分岐先アドレスアレイ7に、 その残りを信号線107を介してアドレス比較回 分岐命令アドレスアレイ 6 路b8に送出する。 は、分岐命令のアドレスを記憶するメモリであり、 命令アドレスレジスタb5より信号線106を介 して出力される命令取出しアドレスの一部をアド レスとしてその分岐命令アドレスを信号線108 を介してアドレス比較回路 68に送出する。容量 は1K~2Kピット程度である。

命令先アドレスアレイ 7 は、分岐命令アドレス アレイ 6 に対応してその分岐先アドレスを記憶す

優先度制御回路10は、分岐先アドレスレジスタ3に保持されている分岐先アドレスと分岐先アドレスアレイ7に保持されている分岐先アドレスのどちらを選択するかを制御する回路 a 4 よりちを介しアドレス比較回路 a 4 よりだいないのであり、信号線105を介しアドレス比較回路 b 8 より送出される一致情報2110を付数11の大力は大力の対策をアドレス選択回路11に送出るとのである。本発明において特に致けたものである。

命令先アドレス選択回路 1 1 は、予測分岐先アドレスを選択する選択回路であり、信号線 1 0 4 を介し分岐先アドレスレジスタ 3 より送出される予測アドレスと信号線 1 1 1 を介して分岐先アドレスアレイレジスタ 9 より送出される予測アドレスを選択し、信号線 1 1 4 を介しアナログディジタル変換器に送出する。これも前記と同じく本発

るメモリであり、命令アドレスレジスタ b 5 より信号線 1 0 6 を介して出力される命令取出しアドレスの一部をアドレスとし、その分岐先アドレスを信号線 1 0 9 を介して分岐先アドレスアレイレジスタ 9 に送出する。これも前記と同じく 1 K ~ 2 K ビットのものである。

アドレス比較回路 b 8 は、アドレス比較回路 b 8 は、アドレス比較回路 b 7 ドレス分岐に、命令先取りアドレスを比較するのアドレスを比較するのアドレスを比較するのアドレスの自己のであり、命令アドレスの合っているのでは、10 8 5 1 0 を介して優先度制御回路 1 0 を介して優先度制御回路 1 0 に送出する。

分岐先アドレスアレイレジスク9は、予測される分岐先アドレスを受けるレジスタであり、信号線109を介し分岐先アドレスアレイ7より送出される分岐先アドレスを受け、信号線111を介して分岐先アドレス選択回路11に送出する。

明において特に設けたものである。

次に本例の動作について簡単に説明する。

さて、本特許で追加した部分の動作を第3図に 示す。この場合、命令アドレスレジスタ81と分 岐命令アドレスレジスタ2の内容が直接アドレス比較回路 a 4 で比較され、その結果により、優先度制御回路 1 0 は信号線 1 1 3 により分岐先アドレス選択回路 1 1 に分岐先アドレスレジスタ 3 を選択させる。

[発明の効果]

, e. o

以上説明したように本発明は、高速で動作可能な小容量の分岐ヒストリテーブルと、低速ではあるが、大容量な分岐ヒストリテーブルとを階層構造に持つことにより、一部なりとも3下かかっている処理を1下に短縮することができる。これにより、短いルーブなどのように何度も同じスであたり、短いの分岐ヒストリテーでは、公の分岐ヒストリテーでは、公の代表を入りの遅れによる分岐性能の低下を抑えることができる。

4. 図面の簡単な説明

第1図は本発明の一実施例の構成を示す図、第 2図および第3図は実施例のタイムチャートを示 す凶である。

記号の説明: 1 … 命令アドレスレジスタ a . 2 … 分岐命令アドレスレジスタ, 3 … 分岐先アドレスレジスタ, 4 … アドレス比較回路 a . 5 … 命令アドレスレジスタ b . 6 … 分岐命令アドレスアレイ, 7 … 分岐先アドレスアレイ, 8 … アドレス比較回路 b . 9 … 分岐先アドレスアレイレジスタ, 10 … 優先度制御回路, 11 … 分岐先アドレス選択回路。



